アドバンスト並列化コンパイラ(APC)技術プロジェクトは、2000年9月に新ミレニアムを記念する官民共同研究開発ミレニアムプロジェクトIT21の一部として、経済産業省新規産業創出型産業科学技術研究開発制度（産技制度）に基づき、新エネルギー・産業技術総合開発機構(NEDO)から財団法人日本情報処理開発協会(JIPDEC)が委託を受け、アドバンスト並列化コンパイラ技術研究体を組織して、3ヶ年計画でスタート致しました。

本研究体は、管理法人　財団法人日本情報処理開発協会(JIPDEC)、JIPDECに出向（兼務）して研究を行う（株）日立製作所及び富士通（株）からの研究員、共同研究先として産業技術総合研究所、早稲田大学、再委託先として電気通信大学、東京工業大学、東邦大学で構成されています。

本プロジェクトでは、次世代プロセッサの主力アーキテクチャになると考えられているチップマルチプロセッサから、現在PC(Personal Computer)、WS(Workstation)、HPC等の各種コンピュータで導入されている共有メモリ型マルチプロセッサシステムの使いやすさを向上させるとともに、実際にアプリケーションプログラムを実行した時の実質的な性能である実効性能を倍増させることを目標に研究開発を行ってまいりました。この研究開発を通し、プログラム全体から複数粒度の並列性を階層的に抽出することのできるマルチグレイン並列化、キャッシュ及び分散共有メモリ最適化技術、高度データ依存解析技術等を含むプラットフォームフリーな自動並列化ソフトウェア技術の高度化を行うことができました。

このような研究成果を得られましたのは、世界の著名な研究者の皆様にご協力戴いた国際協調委員会等国際的な評価・推進体制の確立、産技制度で初めて導入した「ネットワーク集中研究体方式」等、関係各位のあたたかいご支援によるものであります。

本プロジェクトの成果は、高性能コンピュータの価格性能比及び使いやすさの向上を通しそのようなコンピュータを求めている地球環境、遺伝子解析、創薬、金融工学、自動車設計、航空宇宙開発等種々のアプリケーション分野、またチップマルチプロセッサの導入が予測される次世代の携帯電話、ゲーム、PDA等のようにハードウェア及び高度アプリケーションプログラムの開発期間短縮、価格性能比向上、低消費電力化等が望まれる様々なSoC(System on Chip)分野の研究開発の推進に貢献できるものと考えております。

本シンポジウムでは、APCで得られました成果をデモも含めてご報告しご来場の皆様、国際協調委員会の皆様との議論、及び皆様からのご評価を通し、成果を広く活用していく契機とすることができればと願っております。